نمایش/عدم نمایش سایدبار
رفتن به بالای صفحه
آزادی حجاز از دست نااهلان
مهدی دمیرچیلو

آموزش FPGA جلسه6 آموزش VHDL جلسه3

به نام خدا

آموزش FPGA جلسه6 آموزش VHDL جلسه3 : سلام خدمت دوستان….تو این سری فیلم های آموزش FPGA رسیدیم به برنامه نویسی FPGA به زبون vhdl که تو این جلسه مباحث زیر رو میخوام بگم( آموزش vhdl )…(اگه جایی از مطلب رو متوجه نشدید بگید ما در بست در خدمتیم(تو سایت و تو همین مطلب مطرح کنید ^_^ ))
موضوع این جلسه : 
1) یادآوری(با حل یک مثال به دو روش سیگنال و انتساب ساده)
2) انواع داده
3) تبدیل انواع داده به یکدیگر و علت این کار
4) کی از =: استفاده کنیم و کی از =>   استفاده کنیم ؟؟؟
موضوع جلسه بعد : (ممکنه موضوع جلسه بعد یکم تغییر کنه)
1) عملگرها
منطقی : and-not-or…
مقایسه ای
ریاضی : +-*/
شیفت
انتساب
عملگر الحاق
2) نحوه نوشتن عدد در مبناهای مختلف و حالت پیشفرض(مبنای2)
آموزش FPGA جلسه6 آموزش VHDL جلسه3

توجه : برای این که حجم فیلم زیاد نشه و تو آپلود و دانلود مشکلی پیش نیاد…..فیلم رو 3 قسمت کردم…..3 تا فیلم ضبط کردم…..
 

اولین فیلم آموزش fpga

تو این فیلم یه یاد آوری کردم به مباحث قبل و یه مثال به دو روش سیگنال و انتساب ساده حل کردم ؛ که مدارش رو در زیر مشاهده میکنید…
اولین فیلم آموزش FPGA
 
 
 
اینم کد های مدار فوق به روش انتساب ساده

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity VHDL_MODULE is
Port ( a,b,c,d,e,f,g,h : in bit;
i : out bit);
end VHDL_MODULE;

architecture Behavioral of VHDL_MODULE is
begin
i<= ((a AND b)NOR(c AND d)) OR ((e AND f)NOR(g AND h));
end Behavioral;

 
اینم از کد های مدار فوق به روش سیگنال

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity VHDL_MODULE is
Port ( a,b,c,d,e,f,g,h : in bit;
i : out bit);
end VHDL_MODULE;

architecture Behavioral of VHDL_MODULE is
signal sig1,sig2,sig3,sig4,sig5,sig6: bit;
begin
sig1 <= a AND b;
sig2 <= c AND d;
sig3 <= e AND f;
sig4 <= g AND h;
sig5 <= sig1 NOR sig2;
sig6 <= sig3 NOR sig4;
i <= sig5 OR sig6;
end Behavioral;

 
 
توجه : البته میشه مدار بالا رو به روش های دیگه ای هم نوشت(2 روش دیگه ^_^ ) که اونا ساده تر هم هستند….که در جلسات بعدی بهشون اشاره میکنم…..^_^….البته اگه جلسه بعدی ایی وجود داشته باشه…..چون کسی استقبال نمیکنه از این فیلم ها….بگذریم از این حرف ها…..البته در جلسات بعدی پروژه عملی هم میزارم و فقط تئوری کار نمیکنم….چند تا پروژه عملی بزارم جیگرتون حال بیاد ^_^
 
اینم از اولین فیلم(که مربوط به مدار بالا و یادآوری هستش)
http://www.aparat.com/v/CEsp5

 

دومین فیلم آموزش fpga

تو این فیلم اومدم درباره انواع داده و تبدیل انواع داده به هم دیگه و دلیل این کار صحبت کردم…
و مثلا گفتم که داده از نوع STD_LOGIC مقادیر زیر رو میتونه داشته باشه که فقط دو تای اول به دردمون میخوره(البته فعلا)
دومین فیلم آموزش FPGA
 
در زیر هم کد هایی که در پروژه گزاشتم و در فیلم میبینید….رو در زیر میزارم
کد های مربوط به انواع داده

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity VHDL_MODULE is
Port(a:in bit);
end VHDL_MODULE;

architecture Behavioral of VHDL_MODULE is

signal b: bit :='0'; --b=0,1
signal c: bit_vector(2 downto 0) :="001"; --c="000","001","010","100","011","110","101",a="111"
--------------------------------------------
signal d: integer range 0 to 20:=13; --d=0,1,2,3,...,19,20
signal e: boolean :=True; --e=True,False
--------------------------------------------
signal f: std_logic :='1'; --f=0,1,-,Z,X,W,L,H
signal g: std_logic_Vector(4 downto 0) := ('0','W','Z','0','1');
--signal g: std_logic_Vector(4 downto 0) := ('0','z','z','0','1');

begin

end Behavioral;

 
کد های مربوط به تبدیل انواع داده

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity VHDL_MODULE is
Port(a,b:in bit;
c:out std_logic);
end VHDL_MODULE;

architecture Behavioral of VHDL_MODULE is
begin
--c <= a AND b;
c <= To_StdUlogic(a AND b);
end Behavioral;

 
 
اینم از فیلم (قسمت دوم) این مطلب
http://www.aparat.com/v/ixuDX

سومین فیلم آموزش fpga

موضوع این فیلم : کی از =: استفاده کنیم و کی از =>   استفاده کنیم ؟؟؟
 
این از کدهای این قسمت آموزش FPGA

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity VHDL_MODULE is
Port(a:in std_logic :='0';
b:in std_logic :='1';
c:out std_logic);

end VHDL_MODULE;

architecture Behavioral of VHDL_MODULE is
signal sig1 : std_logic :='1';
begin
--c <= a AND b;
--c <= a AND sig1;
end Behavioral;

 
اینم از فیلم این قسمت و آخرین فیلم این مطلب
http://www.aparat.com/v/3FeMm

خوب تموم شد رفت…اینم از این مطلب……..کشته مرده ی اووون انرژی دادن شماها هستم ^_^
اگه از مطلب خوشتون اومد برا شادی روح شهدا 3 تا صلوات بفرستید(هزینه استفاده از این مطلب)

  دانلود فایل پروژه این مطلب

گروه پرسش و پاسخ الکترونیکی در سروش
مهدی دمیرچیلو گوگل میفرماید : إِنَّ اللّه مَعَ السارِچین ( خداوند با سرچ کنندگان است )
ارسال دیدگاه
28

1) نظرات غیر فارسی به صورت خودکار حذف میشوند ( حداقل 5 حرف فارسی وارد کنید ).

2) به موارد درخواست پروژه/کد آماده و سوالاتی که بلد نباشم پاسخ داده نمیشه.

3) برای گزاشتن کدهاتون از این سایت استفاده کنید ( طبیعتا لینک کدتون رو باید برای من بفرستید! ) : debian

4) پسورد فایل های سایت : www.dmf313.ir

  1. Avatar

    مهمان

    بسام

    سلام من تازه این مطالب و زحمات شما رودرباره fpga دیدم. داشتم لذت میبردم که ناگهان رسیدیم آخرخط. در هرحال دستت درد نکنه . ایکاش ادامه میدادی! شایدخودت علاقه شخصی به fpga نداری که ادامه ندادی:))
    یک پیشنهاد: اگربه این سایت قشنگ یک خبرنامه اضافه کنی که ما علاقمندان از طریق ایمیل از مطالب جدید اضافه شده به سایت باخبربشیم خیلی خوبه
    آرزوی توفیق وسلامتی دارم برای شما

    • مهدی دمیرچیلو

      نویسنده این مطلب

      مهدی دمیرچیلو

      سلام – بکارم نیومد – انگلیسیم اون قدر قوی نبود – خیلی اذیت میشدم.

  2. Avatar

    مهمان

    امین

    سلام والا نفهمیدم چرا دانشگاه رو ول کردی؟ والا داشتن یه مدرک لیسانس امروزه به درد می خوره اگه حال و حوصله اساتید پر مدعا رو ندای برو یه دانشگاه ازاد نه چندان معروف…
    اموزش FPGA رو چرا پس ادامه ندادید… حالا بگذریم الان چکار میکنی؟ نمی خوای شرکت بزنی؟ اگر بله به من ایمیل بزن

    • مهدی دمرچیلو

      نویسنده این مطلب

      مهدی دمرچیلو

      سلام – ممنون از شما – قصد شرکت زدن ندارم ( توجیهی براش ندارم! )

  3. Avatar

    مهمان

    هادی

    سلام مهدی جان…
    آقا کارت واقعا خوبه ولی کاش ادامه میدادی و اینجا قطعش نمیکردی تازه داشت به جاها خوبش میرسید

    • مهدی دمرچیلو

      نویسنده این مطلب

      مهدی دمرچیلو

      سلام
      بیش از این نیاز به این داره که انگلیسیت خوب باشه و ما هم که ضعیف هستیم در این زمینه – لذا داریم کم کم قویش میکنیم و بعد میام سراغ این

  4. Avatar

    مهمان

    ppp

    سلام واقعا ممنون از وقتی ک گذاشتید
    به من خیلی کمک کرد چون با اینکه vhdl رو گذروندم اصلا با محیط ise اشنا نبودم

  5. Avatar

    مهمان

    مسلم

    سلام.بنده میخوام به الگوریتم پردازش تصویر رو روی آلترا پیاده کنم.بردم فقط usb داره و پورت سریال نداره.الان خواسم اطلاعات رو از متلب با پورت سریال بفرستم برا برد که نمیشه انگار.شما چه راهنمایی می کنید؟؟؟من راه اندازی پورت سریال و اتصالش به متلب و همچنین کدهای vhdl واسه پورت سریال رو بلدم.ولی لز usb سر در نمیارم.ک چطور به متلب وصل میشه و کداری دریافت و ارسالش واس vhdl چجوره. وایا نرم افزار دیگه ای هست ک بشه باهاش پیکسل های عکس رو باهاش فرستاد به برذ از طریق usb؟؟؟مبدل چطور؟میشه استفاده کرد واسه برد؟

    • مهدی دمرچیلو

      نویسنده این مطلب

      مهدی دمرچیلو

      سلام
      والا من در این زمینه اطلاعاتم محدود هستش و نمیتونم راهنماییتون کنم چون خودم هم نمیدونم، شرمنده، تزه چند وقتیه به صورت موقت رهاش کردم تا یکم انگلیسیم رو قوی کنم و روی چیزای دیگه کار کنم، ولی شما میتونید تو انجمن ECA.IR که اساتید زیادی توش هستن اونجا مطرح کنید.

  6. Avatar

    مهمان

    امیر

    FPGA خیلی تراشه قدرتمندیه ، همه کاری میشه باهاش کرد البته به شرط اینکه بلد باشی
    آموزش های شما هم بسیار عالی ، از وقتی که برای این کار میذارید کمال تشکر رو دارم .
    اما ایکاش از ابتدا با مثال های عملی و ساده میکردید . برای مثال اول روشن کردن یه LED بعد یه LED چشمک زن و …

  7. Avatar

    مهمان

    majid

    سلام
    اقا مهدی خدا قوت
    ممنون از اینکه وقت میزارین و مطالبو مینویسین واقعا کارت درسته
    دیگه fpga ادامه نمیدین؟

    • مهدی دمرچیلو

      نویسنده این مطلب

      مهدی دمرچیلو

      سلام
      یه سری مطلب هست باید آماده کنم و بعد یرسم سمت fpga
      فعلا نمیزارم…..

  8. Avatar

    مهمان

    محمدرسول

    واقعا از انرژی گذاشتنت متشرکم یه سوال چرا VHDL؟
    verilag ساده تر نبود وآیا زبان SystemC هنوز پیشرفت نکرده؟

    • مهدی دمرچیلو

      نویسنده این مطلب

      مهدی دمرچیلو

      والا دیدم معروف تره….هر جا رفتم دیدم از این استفاده میکنن

  9. Avatar

    مهمان

    سیدحسین

    با سلام و احترام
    مراتب تشکر و قدردانی خود را از شما استاد بزرگوار دارم.
    آفرین بر شما

  10. Avatar

    مهمان

    mili

    واقعا دمت گرم..از آدمایی که این جمله زیبای زکات علم نشر آن است و جدی میگیرن خوشم میاد.

  11. Avatar

    مهمان

    mohsen

    ما همچنان منتظر قسمت های بعدی هستیم…

    • مهدی دمرچیلو

      نویسنده این مطلب

      مهدی دمرچیلو

      انشاالله برم خونه و امتحان ها رو بدم حتما

  12. Avatar

    مهمان

    طارمی

    سلام
    خسته نباشید
    من دانشجوی ارشد برقم درس وی اچ دی الو پاس کردم اما قدرت انجام پروژه های عملی رو ندارم چون با پیاده سازی الگوریتم ها مشکل دارم
    کاش فیلم هاتون رو ادامه میدادید اگه ادامه بدید خیلی خوبه ممنون

  13. Avatar

    نویسنده سایت

    masoud

    دوباره سلام
    ممنون مهدی جان
    اما بازم یه سوال
    تو core هایی که تو سایت eca.ir بود , بازهم چند تا کد vhdl بود
    مشکل منم دقیاقا همینجاست
    الان خودم چندتا کد برای spi دانلود مردم ولی تو هر پوشه ای که دانلود کردم حداقل دو تا کد vhdl بود
    مثلا یکی spi mater و اون یکی spi config بود???????????
    الان باید چیکار کنم????
    میدونم در SPI یک master و یک یا چندتا slave داریم ولی من برای کاری که میخوام , یک fpga به عنوان mater و یک حافظه فلش به عنوان slave دارم
    ممنون میشم اگه راهنماییم کنی
    با تشکر

    • مهدی دمرچیلو

      نویسنده این مطلب

      مهدی دمرچیلو

      سلام
      اطلاع ندارم…

  14. Avatar

    نویسنده سایت

    masoud

    سلام به همه
    دوستان یک کمک می خواستم
    کسی میدونه چطوری میشه یک حافظه فلش (4مگ) رو با ارتباط spi به fpga وصل کرد
    بد جوری بهش احتیاج دارم
    دمتون گرم

  15. Avatar

    نویسنده سایت

    masoud

    راستد در مورد آمار مشاهده ویدئو تو آپارات که اینقدر کمه یه نکته ای باید بگم
    اول اینکه آپارات آمار دانلود ویدئو رو به عنوان بازدید حساب نمی کنه, من همه ی فیلم هایی رو که تو آپارات گذاشته بودی رو دانلود ولی آمار بازدید هیچ کدوم فرقی نکرد dash
    دوم اینکه برای اینکه آمار بازدید بالا بره باید حتما تا انتهای ویدئو دیده بشه wacko و اگه وسط تماشا, فیلم رو دانلود کنی یا پنجره رو ببندی, آمار مشاهده فیلم هیچ افزایشی پیدا نمی کنه diablo

  16. Avatar

    نویسنده سایت

    masoud

    سلام
    خسته نباشی
    داداش پس ادامه فیلم ها کوش؟؟؟؟؟؟؟؟؟؟
    همه شو دیدم cool
    لطفا ادامه بده
    راستی اگه مطلبی راجب راه اندازی SPI داری, خواهشا تو سایت بذار
    بد جوری بهش احتیاج دارم
    بازم دستت درد نکنه
    کار خیلی قشنگی میکن yes

  17. Avatar

    نویسنده سایت

    masoud

    سلام
    آقا مهدی دمت گرم
    یه سوال
    شما از چه fpga استفاده می کنید؟
    قیمتش چنده؟ قیمت پروگرمرش چه جوریاست؟؟؟؟؟؟؟؟؟
    بازم ممنون از کار قشنگ و وقت گیری که می کنی

    • مهدی دمرچیلو

      نویسنده این مطلب

      مهدی دمرچیلو

      سلام
      تو مطلب قبل فک کنم گفتم که…
      پروگرامر usb—-
      تراشه x3s500 یا ۴۰۰ …دقیق یادم نیست الان

  18. Avatar

    مهمان

    فرشته هزاره

    سلام
    من رشتم نرم افزاره
    یه پروژه دارم برای درس هوش مصنوعی.پازل 15 به سه روش جستجوی نااگاهانه.
    یک راهنمایی میخاستم که از کجا باید شروع کنم و این مسیله رو چجوری حل و برنامه نویسی کنم
    برنامه زیادی دیدم ولی چون توضیحاتشو نمیفهمم نمیدونم باز باید چکار کنم
    ممنون میشم به ایمیلم جواب بده